هدف این آزمایشگاه، آشنا کردن دانشجویان با ابزارهای خودکار طراحی و تحلیل تراشه‌های دیجیتال می‌باشد. دانشجویان با استفاده از این ابزار، مطالبی را که در درس طراحی VLSI آموخته‌اند مورد آزمایش قرار می‌دهند.

1. پیاده‌سازی وارونگر و تحلیل خصوصیات مداری آن
2. طراحی و شبیه‌سازی یک شمارنده‌ی ۴ بیتی با استفاده از HSpice
3. پیاده‌سازی گیت NOR3 در سه منطق Static CMOS، Pseudo-NMOS و Domino Logic و بررسی آن‌ها
4. تعیین اندازه‌ی گیت‌ها برای بهینه کردن سرعت یک مسیر
5. طراحی یک گیت با استفاده از ابزار رسم جانمایی و درستی‌یابی آن
6. آشنایی با ابزار سنتز Design Compiler و سنتز یک ضرب‌کننده‌ی ۱۶ بیتی برای بهینه کردن سرعت و مساحت
7. محاسبه‌ی توان مصرفی مدار با استفاده از ابزار Power Compiler و اعمال روش Clock Gating و مقایسه‌ی توان مصرفی با توان مصرفی پیشین
8. آشنایی با ابزار طراحی جانمایی (layout) خودکار SOC Encounter و طراحی جانمایی یک مدار ترتیبی ساده
9. طراحی جانمایی مدار
10. طراحی خودکار جانمایی مدار ضرب‌کننده‌ی ۱۶ بیتی و درستی‌یابی عملکرد آن توسط Modelsim و Hsim

• پیش‌گزارش: ۲۵٪
• گزارش‌کار: ۵۵٪
• پایان‌ترم: ۲۰٪