مدارهای منطقی

Logic Design

مقطع: کارشناسی	گرایش:
نوع درس: نظری	تعداد واحد: ۳
پیش‌نیاز: –	هم‌نیاز: –

هدف کلی

هدف از این درس، معرفی گیت‌های منطقی به همراه پیاده‌سازی سطح ترانزیستور آنها در فناوری CMOS، به عنوان پایه‌ای‌ترین المان‌های مورد نیاز جهت پیاده‌سازی انواع مدارهای منطقی است. همچنین ضمن معرفی المان‌های پایه‌ای ترکیبی و ترتیبی، روش‌های تحلیل و طراحی مدارهای ترکیبی و مدارهای ترتیبی سنکرون با جزئیات کافی بحث خواهد شد. در راستای بهبود یادگیری مفاهیم اساسی، مقدمه‌ای بر زبان توصیف سخت‌افزار Verilog (شامل توصیف ساختاری المان‌های ترکیبی و ترتیبی) و همچنین نحوه نوشتن Test-Benchهای ساده (با هدف شبیه‌سازی مدارهای منطقی) ارائه خواهد شد. در طول درس، دانشجویان با انواع مدارهای برنامه‌پذیر (PLD) نیز آشنایی مقدماتی پیدا خواهند کرد.

سرفصل‌ها

نمایش اعداد در مبنای ۲ (۲ جلسه)
- تغییر مبنای اعداد
- نمایش اعداد منفی با نمایش اندازه‌-علامت، مکمل ۲ و مکمل ۱
- جمع و تفریق اعداد
- رقم نقلی
- نمایش BCD اعداد
مدارهای ترکیبی (۳ جلسه)
- جبر بول و جبر کلیدی
- گیت‌های منطقی
- جملات minterm و Maxterm
- نمایش SOP و POS
- تاخیر و مسیر بحرانی
ساده‌سازی توابع منطقی (۴ جلسه)
- روش جبری
- جدول کارنو
- مفهوم don’t care و ورودی ممنوعه
- پیاده سازی مدارهای دو طبقه
- مفاهیم Fan-in و Fan-out
- مفهوم Race، Hazard و Glitch
- برطرف نمودن Hazard
قطعات ترکیبی (۵ جلسه)
- انکدر و انکدر اولویت‌دار
- دیکدر و دی‌مالتی پلکسر
- پیاده‌‌سازی توابع با دیکدر و مالتی پلکسر
- نیم‌جمع‌کننده و تمام‌جمع‌کننده
- جمع‌کننده‌‌های انتشاری و جمع‌کننده با پیش‌بینی رقم نقلی
- مقایسه‌کننده
- حافظه‌ی فقط خواندنی (ROM)
منطق چندمقداره (۲ جلسه)
- ترانزیستور بعنوان کلید
- منطق سه مقداره و منطق چهار مقداره
- گیت‌های سه حالته Tri-state
- گیت‌های با کلکتور باز
- منطق سیمی
- Pull-up و Pull-down
مدارهای ترتیبی (۴ جلسه)
- مفهوم مدار ترتیبی
- انواع Latch و ورودی ممنوعه در Latch
- تریگر و مفهوم حساس به سطح و حساس به لبه
- 'فلیپ-فلاپ، فلیپ-فلاپ حساس به لبه و فلیپ-فلاپ نوع Master-Slave
- ورودی Reset سنکرون و آسنکرون
- Setup-time و Hold-time
ماشین با حالات محدود (۴ جلسه)
- مفهوم ریاضی ماشین با حالات محدود (FSM)
- طراحی سیستماتیک مدارهای ترتیبی سنکرون و آشنایی با مدل سطح انتقال ثبات (RTL)
- نمودار حالت
- جدول حالت
- جدول تحریک
- مراحل پیاده‌سازی FSM
- مدل های Mealy و Moore و تفاوت آن‌ها
قطعات ترتیبی (۴ جلسه)
- ثبات‌ها و شیفت دهنده‌ها
- ثبات‌های Universal
- شمارنده‌های سنکرون
- شمارنده‌ی جانسون
- شمارنده‌های آسنکرون (شمارنده‌های انتشاری)
PLDها (۲ جلسه)
- PAL و PLA , مقایسه آن‌ها با ROM

ارزیابی پیشنهادی

تمرین‌های نظری: ۴ نمره
آزمون‌های میان‌ترم و پایانی: ۱۲ نمره
آزمونک‌ها: ۴ نمره

منابع پیشنهادی

M. M. Mano and M. D. Ciletti. Digital Design. 6th Edition, Pearson Education, 2018.
S. Brown and Z. Vranesic. Fundamentals of Digital Logic with Verilog Design. 3rd Edition, McGraw Hill, 2014.
S. Brown and Z. Vranesic. Fundamentals of Digital Logic with VHDL Design. 4th Edition, McGraw Hill, 2023.
V. Taraate. Digital Logic Design Using Verilog: Coding and RTL Synthesis. 2nd edition, Springer, 2022.